

المحتويات

الإهداء

عرض الكتاب

جدول الشرائح الموجودة في هذا الكتاب

الفصل الأول: أساسيات عامة

- ١٩ ١-١ مقدمة
- ٢١ ٢-١ المقاومات الكهربائية
- ٢٦ ٣-١ المكثفات
- ٢٨ ٤-١ الدوائر التكاملية
- ٣١ ٥-١ الإشارات الانسيابية والإشارات الرقمية Analog and digital signals
- ٣٢ ٦-١ الأجهزة المستخدمة لاختبار الدوائر الرقمية
- ٣٥ ٧-١ تمارين

الفصل الثاني: أنظمة العد Numbering systems

- ٣٧ ١-٢ مقدمة
- ٣٩ ٢-٢ النظام العشري Decimal system
- ٣٩ ٣-٢ نظام العد الثنائي Binary system
- ٤٠ ٤-٢ المتمم الأحادي والمتمم الثنائي Ones and twos complement
- ٤٤ ٥-٢ الأرقام السالبة والأرقام الموجبة في النظام الثنائي
- ٤٤ - نظام مقدار الإشارة Sign magnitude
- ٤٥ - نظام المتمم الأحادي
- ٤٥ - نظام المتمم الثنائي
- ٤٦ ٦-٢ العمليات الحسابية على الأعداد ذات الإشارة
- ٤٦ - أولاً: عملية الجمع
- ٤٧ - خطأ الفيضان Over flow error
- ٤٧ - ثانياً: عملية الطرح
- ٤٧ ٧-٢ النظام الثماني Octal system
- ٤٩ ٨-٢ النظام الست عشري Hexadecimal system
- ٥٠ ٩-٢ الأرقام العشرية المكونة ثنائياً BCD Binary Coded Decimal Numbers
- ٥٢ ١٠-٢ تمارين

الفصل الثالث: البوابات المنطقية Logic gates

- ٥٣ ١-٣ مقدمة
- ٥٥ ٢-٣ بوابة النفي Not gate
- ٥٥ ٣-٣ البوابة آند AND gate
- ٥٦ ٤-٣ البوابة أور OR gate
- ٥٧ ٥-٣ البوابة ناند NAND gate
- ٥٨ ٦-٣ البوابة نور NOR gate
- ٥٩ ٧-٣ البوابة إكس أور XOR gate

٦٠	٨-٣ البوابة إكس نور XNOR gate
٦٠	٩-٣ شرائح العكس Inverter chips
٦٢	١٠-٣ شرائح الأند AND gate chips
٦٣	١١-٣ شرائح الأور OR gate chips
٦٣	١٢-٣ شرائح الناند NAND gate chips
٦٥	١٣-٣ شرائح النور NOR gate chips
٦٦	١٤-٣ شرائح الإكس أور والإكس نور XOR and XNOR gate chips
٦٧	١٥-٣ تمارين

٦٩ الفصل الرابع: الجبر البوليني وتبسيط المعادلات المنطقية

٧١	١-٤ مقدمة
٧١	٢-٤ العمليات والتعبيرات المنطقية
٧٢	٣-٤ قوانين الجبر المنطقي أو البوليني
٧٣	٤-٤ نظريات ديمورجان Demorgans theorems
٧٤	٥-٤ الحصول على المعادلة المنطقية لأي دائرة منطقية
٧٤	٦-٤ الحصول على جدول الحقيقة من المعادلة المنطقية
٧٥	٧-٤ تبسيط المعادلات المنطقية
٧٦	٨-٤ الصور القياسية للمعادلات المنطقية
٧٨	٩-٤ جدول الحقيقة والمعادلات المنطقية
٧٨	١٠-٤ الحصول على المعادلة المنطقية القياسية من جدول الحقيقة
٧٩	١١-٤ بناء الدوائر المنطقية باستخدام بوابات ناند NAND فقط
٨١	١٢-٤ بناء الدوائر المنطقية باستخدام بوابات نور NOR فقط
٨٢	١٣-٤ اختصار الدوال المنطقية (خريطة كارنوف)
٨٥	١٤-٤ تمارين

٨٧ الفصل الخامس: محلات الشفرة والمشفرات Decoders And Encoders

٨٩	١-٥ محلات الشفرة Decoders
٩٢	٢-٥ الشريحة ٧٤٤٢
٩٣	٣-٥ الشريحة ٧٤٤٥
٩٤	٤-٥ الشرائح ٧٤٤٦ و ٧٤٤٧ و ٧٤٤٨ و ٧٤٤٩
٩٧	٥-٥ الشريحة ٧٤١٣٧
٩٨	٦-٥ الشريحة ٧٤١٣٨
٩٩	٧-٥ الشريحة ٧٤١٣٩
٩٩	٨-٥ الشريحة ٧٤١٤٥
١٠٠	٩-٥ الشريحة ٧٤١٥٤
١٠١	١٠-٥ الشريحة ٧٤١٥٥
١٠١	١١-٥ الشريحة ٧٤١٥٦
١٠٢	١٢-٥ المشفرات Encoders
١٠٢	١٣-٥ الشريحة ٧٤١٤٧
١٠٤	١٤-٥ الشريحة ٧٤١٤٨
١٠٥	١٥-٥ منقّي البيانات Multiplexer
١٠٧	١٦-٥ الشريحة ٧٤١٥٠

١٠٧	١٧-٥ الشريحة ٧٤١٥١
١٠٨	١٨-٥ الشريحة ٧٤١٥٣
١٠٨	١٩-٥ الشرائح ٧٤١٥٧ و ٧٤١٥٨
١١٠	٢٠-٥ الشريحة ٧٤٢٥١
١١١	٢١-٥ الشريحة ٧٤٢٥٣
١١١	٢٢-٥ الشريحة ٧٤٢٥٨
١١٢	٢٣-٥ موزع البيانات Demultiplexer
١١٣	٢٤-٥ تمارين

الفصل السادس: دوائر الحساب Arithmetic circuits

١١٥	١-٦ مقدمة
١١٧	٢-٦ دوائر الحساب
١١٨	٣-٦ نصف المجمع Half adder
١١٩	٤-٦ المجمع الكامل Full adder
١٢٠	٥-٦ الطرح الثنائي
١٢١	٦-٦ الشريحة ٧٤٨٣
١٢١	٧-٦ الشريحة ٧٤٢٨٣
١٢٢	٨-٦ مجمع الحمل التام ومجمع الحمل الأمامي
١٢٤	٩-٦ دوائر المقارنة
١٢٥	١٠-٦ الشريحة ٧٤٨٥
١٢٧	١١-٦ الشرائح ٧٤٦٨٢ و ٧٤٦٨٤ و ٧٤٦٨٨
١٢٨	١٢-٦ تمارين

الفصل السابع: الماسكات والقلابات Latches and flip flops

١٢٩	١-٧ مقدمة
١٣١	٢-٧ الماسكات R-S
١٣٢	٣-٧ الماسك RS كمزيل للاهتزازات
١٣٣	٤-٧ الماسك RS المحكوم بنبضات تزامن Clock
١٣٣	٥-٧ الماسك D المحكوم بنبضات التزامن
١٣٤	٦-٧ الشريحة 7475 ماسك D رباعي
١٣٥	٧-٧ القلابات Flip Flops
١٣٦	٨-٧ طريقة الإطلاق trigger عند أى الحافة
١٣٧	٩-٧ القلاب JK
١٣٨	١٠-٧ الدخول الغير متوافقة Asynchronous Inputs
١٣٨	١١-٧ القلاب T
١٣٩	١٢-٧ الشريحة 74ls74 قلابان من النوع D
١٣٩	١٣-٧ الشريحة 74ls76 قلابان من النوع JK
١٣٩	١٤-٧ قلاب السيد والعبد Master Slave Flip Flop
١٤٠	١٥-٧ الشريحة 7473 قلابان JK من نوع السيد والتابع
١٤١	١٦-٧ الشريحة 74107 قلابان JK من نوع السيد والتابع
١٤١	١٧-٧ الشريحة 74109 قلابان JK حساس للحافة الصاعدة

١٤٢	١٨-٧ الشريحة 74112 قلابان JK حساس للحافة النازلة
١٤٢	١٩-٧ الشريحة 74113 قلابان JK حساس للحافة النازلة
١٤٢	٢٠-٧ الشريحة 74116 ماسكان ذو ٤ بت لكل منهما
١٤٣	٢١-٧ الشريحة 74173 أربع قلابات من النوع D ، ثلاثية المنطق
١٤٤	٢٢-٧ الشريحة 74174 ستة قلابات من النوع D
١٤٤	٢٣-٧ الشريحة 74175 أربع قلابات من النوع D
١٤٤	٢٤-٧ الشريحة 74273 ثمان قلابات من النوع D
١٤٥	٢٥-٧ الشريحة 74373 و 74374 ثمان قلابات من النوع D ، ثلاثية المنطق
١٤٥	٢٦-٧ بعض الخواص المهمة للقلابات
١٤٥	٢٦-٧ ١- زمن الانتشار أو زمن العبور Propagation delay time
١٤٦	٢٦-٧ ٢- زمن الاستقرار Set up time
١٤٦	٢٦-٧ ٣- زمن المسك Hold time
١٤٦	٢٦-٧ ٤- أقصى قيمة لتردد الساعة
١٤٧	٢٧-٧ تطبيقات القلابات
١٤٧	٢٨-٧ تمارين

الفصل الثامن: العدادات الرقمية Digital Counters

١٤٩	١-٨ مقدمة
١٥١	٢-٨ العدادات التمرجية أو الغير توافقية
١٥٢	٣-٨ عدادات تمرجية لأى قاعدة
١٥٣	٤-٨ العداد التوافقي
١٥٦	٥-٨ العدادات التنازلية
١٥٧	٦-٨ العدادات التصاعدية التنازلية
١٥٨	٧-٨ الشريحة 7490 عداد عشري تموجي
١٥٩	٨-٨ الشريحة 7492 عداد تموجي قاسم على ١٢
١٦٠	٩-٨ الشريحة 7493 عداد تموجي ٤ مراحل
١٦١	١٠-٨ الشرائح 74160 و 74162 عداد توافقي عشري
١٦١	١١-٨ الشرائح 74161 و 74163 عدادات توافقية من ٤ مراحل
١٦٢	١٢-٨ الشرائح 74LS168 و 74LS169 عدادات توافقية تصاعدية/تنازلية
١٦٣	١٣-٨ الشريحة 74190 و 74191 عدادات توفقية تصاعدية/تنازلية
١٦٣	١٤-٨ الشرائح 74192 و 74193 عدادات تصاعدية/تنازل
١٦٤	١٥-٨ الشريحة 74LS197 عداد تموجي ٤ مراحل
١٦٥	١٦-٨ الشريحة 74LS290 عداد عشري تموجي
١٦٦	١٧-٨ الشريحة 74LS293 عداد ثنائي تموجي ٤ مراحل
١٦٦	١٨-٨ الشريحة 74LS390 عدادان عشريان تموجيان
١٦٧	١٩-٨ الشريحة 74LS393 عدادان ثنائيان تموجيان كل منهما ٤ مراحل
١٦٧	٢٠-٨ تطبيقات العدادات
١٧٠	٢١-٨ تمارين

الفصل التاسع: مسجلات الإزاحة Shift Registers

١٧٣	١-٩ مقدمة
-----	-----------

١٧٥	٢-٩ وحدة بناء مسجل الإزاحة
١٧٥	٣-٩ العمليات المختلفة على محتويات مسجل الإزاحة
١٧٦	٤-٩ الإدخال والإخراج المتتالي للبيانات
١٧٧	٥-٩ إدخال البيانات على التوالي وإخراجها على التوازي
١٧٧	٦-٩ الإزاحة على التوالي من اليمين لليساار
١٧٧	٧-٩ مسجل الإزاحة عام الأغراض
١٧٨	٨-٩ الشريحة 7491 مسجل إزاحة توالى ٨ بت
١٧٩	٩-٩ الشريحة 7494 مسجل ٤ بت إدخال توازى أو توالى ، إخراج توالى
١٧٩	١٠-٩ الشريحة 7495 مسجل ٤ بت إدخال توازى أو توالى ، إخراج توالى
١٨٠	١١-٩ الشريحة 7496 مسجل ٥ بت إدخال توازى أو توالى إخراج توالى أو توازى
١٨٠	١٢-٩ الشريحة 74164 مسجل ٨ بت إدخال توالى ، إخراج توازى
١٨١	١٣-٩ الشريحة 74165 مسجل ٨ بت إدخال توالى أو توازى ، إخراج توالى
١٨٢	١٤-٩ الشريحة 74166 مسجل ٨ بت إدخال توالى أو توازى ، إخراج توالى
١٨٢	١٥-٩ الشريحة 74194 مسجل متعدد الأغراض ٤ بت ثنائى الاتجاه
١٨٣	١٦-٩ الشريحة 74195 مسجل ٤ بت ، دخل توازى خرج توالى
١٨٣	١٧-٩ الشريحة 74199 مسجل ٨ بت ، دخل توازى خرج توالى
١٨٤	١٨-٩ العدادات الدوارة
١٨٥	١٩-٩ تطبيقات مسجلات الإزاحة
١٨٧	٢٠-٩ تمارين

الفصل العاشر: الذاكرة

١٨٩	١-١٠ مقدمة
١٩١	٢-١٠ وحدة تخزين البيانات (البِت والبايت والورد)
١٩٢	٣-١٠ العمليات الأساسية على الذاكرة
١٩٤	٤-١٠ ذاكرة الاتصال العشوائى
١٩٧	٥-١٠ ذاكرة الاتصال العشوائى الديناميكية
١٩٩	٦-١٠ ذاكرة القراءة فقط
٢٠١	٧-١٠ الشريحة ٢١١٤ ذاكرة استاتيكية ١ كيلو × ٤ بت
٢٠١	٨-١٠ الشريحة ٦١١٦ ذاكرة استاتيكية ٢ كيلو بايت
٢٠٢	٩-١٠ الشريحة ٦٢٦٤ ذاكرة استاتيكية ٨ كيلو بايت
٢٠٢	١٠-١٠ الشريحة ٦٢٢٥٦ ذاكرة استاتيكية ٣٢ كيلو بايت
٢٠٣	١١-١٠ الشريحة ٢٧١٦ ذاكرة EPROM ٢ كيلوبايت
٢٠٣	١٢-١٠ الشريحة ٢٧٣٢ ذاكرة EPROM ٤ كيلوبايت
٢٠٤	١٣-١٠ الشريحة ٢٧٦٤ ذاكرة EPROM ٨ كيلوبايت والشريحة ٢٧٢٥٦ ذاكرة EPROM ٣٢ كيلوبايت
٢٠٥	١٤-١٠ تمارين

الفصل الحادى عشر: دوائر التوقيت Timers

٢٠٧	١-١١ مقدمة
٢٠٩	

٢٠٩	٢-١١ معادلة الجهد على مكثف في دائرة مقاومة ومكثف
٢١٠	٣-١١ المقارن Comparator
٢١٠	٤-١١ القلاب Flip Flop
٢١٢	٥-١١ التركيب الداخلي وطريقة التشغيل للشريحة NE555
٢١٢	٦-١١ طريقة التشغيل أحادية الثبات
٢١٥	٧-١١ طريقة التشغيل عديمة الاستقرار
٢١٧	٨-١١ المؤقتات ذات العدادات Timer Counters
٢١٨	٩-١١ الشريحة XR2240 المؤقت بعداد Timer Counter
٢٢١	١٠-١١ الشريحة XR 556
٢٢٢	١١-١١ الشريحتان XR 558/559
٢٢٣	١٢-١١ الشريحة ZN1034
٢٢٥	١٣-١١ تمارين

٢٢٧ **الفصل الثاني عشر: البوابات ثلاثية المنطق Tristate logic gates**

٢٢٩	١-١٢ مقدمة
٢٢٩	٢-١٢ ما هو المنطق الثلاثي ، ولماذا ؟
٢٣٠	٣-١٢ الشريحة ٧٤١٢٥ أربع بوابات ثلاثية المنطق
٢٣٠	٤-١٢ الشريحة ٧٤١٢٦ أربع بوابات ثلاثية المنطق
٢٣١	٥-١٢ الشريحة ٧٤٢٤٠ ثمانية بوابات ثلاثية المنطق
٢٣١	٦-١٢ الشريحة ٧٤٢٤١ ثمانية بوابات ثلاثية المنطق
٢٣٢	٧-١٢ الشريحتان ٧٤٢٤٢ و ٧٤٢٤٣ أربع بوابات ثلاثية المنطق ثنائية الاتجاه
٢٣٢	٨-١٢ الشريحة ٧٤٢٤٤ ثمانية بوابات ثلاثية المنطق
٢٣٣	٩-١٢ الشريحة ٧٤٢٤٥ ثمانية بوابات ثلاثية المنطق ثنائية الاتجاه

٢٣٥ **القاموس**

٢٤٣ **المراجع**